Design av ett decimeringsfilter med låg effektförbrukning Design of a decimation filter with low power consumption
Implementering av FIR filter kan göras på olika sätt. I detta examensarbete har två olika varianter beskrivits med hjälp av VHDL, syntetiserats, simulerats och sedan jämförts med avseende på effektförbrukning.