Rutiner skrivna i Verilog har utvecklats för avkodning av en frekvensmodulerad signal givet ett Analog Devices AD9874-chip. Olika metoder för I/Q-demodulation har utvärderats och av dessa har CORDIC valts och implementerats i Verilog.Koden har till viss del testats på en IGLOO nano-FPGA men framförallt simulerats och verifierats i ModelSim..

Detta examensarbetet har utförs vid Calmon Stegmotorteknik AB (CST) för att utveckla FPGA delen av derasutvecklingsplattform. Denna rapport avser att ge tankar och teori om utvecklingsmetodiken av detta arbetet. CST:s utvecklingsplattform ska användas för videobehandling, motorstyrningar samt mät och instrumentapplikationer. Dock berör detta arbetet endast de funktioner som behövs för att kunna använda utvecklingskortet för motorstyrningar. Detta innefattar implementationer av PWM, mikrostegningstyrning samt motorstyrning med hjälp av fullsteg och halvsteg..

Syftet med högskoleavhandlingen var att konstruera en klass-D förstärkare för audio med en DDXi-2161 krets från Apogee. Förstärkaren har en digital stereoingång för I²S-format. Digitalisering av en analog audiosignal sker med codec-kretsen WM8731 från Wolfson. För att möjliggöra implementering av funktioner för digital signalbehandling av audiosignalen ingår en FPGA-krets från Altera i systemet. Gränssnitten mellan codec-kretsen och FPGA:n samt FPGA:n och klass-D förstärkaren är beskrivna med VHDL och implementerade i FPGA:n.

HMS Industrial Networks AB is in need of changing a communications solution that iscurrently based on an ASIC. This will be achieved by moving the communications solution toa FPGA with the help of the programming language VHDL. By doing this, it is possible toreduce the need for specific circuits, get a more flexible platform and thus get a cheapersolution.This report describes a solution for how to move a network protocol from an ASIC to anFPGA. The report shows that the network slave device is working under the guidelines forthis project. This means that it is quite realistic to implement a fieldbus protocol on an FPGA,using VHDL and to maintain the same functionality as the earlier communications solution..

Målet med examensarbetet är att implementera en mjuk CPU i en FPGA-krets som finns tillgänglig på ett ALTERA DE2 Board. Denna mjuka processor integreras i ett projekt skapat i utvecklingsmiljön Quartus II. Den kommunicera med programmerad logik i FPGA:n och den signalbehandlar en audiosignal (stereo), så att ett eko kan genereras och att volym och balans blir justerbar. Detta styrs av ett tangentbord som kopplas till DE2-kortet och de olika förändringarna på utsignalen visas på en LCD..

Det här arbetet är en utvärdering om huruvida det finns problem som kan få en prestandavinst då man använder en Field-Programmable Gate Array (FPGA) som hjälpprocessor till en mikroprocessor i jämförelse men att enbart använda en mikro-processor. För att avgöra detta implementerades algoritmen gaussfiltrering dels på en mikroprocessor med språket C och dels för en FPGA med hårdvarubeskrivningsspråket Very-High-Speed Integrated Circuits Hardware Description Language (VHDL). Simuleringar gjordes för dessa två implementationer och resultatet visade att det var möjligt att få en prestandaökning på 25 gånger för denna speciella algoritm..

Detta är en rapport för ett 15hp examensarbete på Linköpings Tekniska Högskola. Projektet syftar till att implementera ett digitalt frekvensutjämningsfilter för audioapplikationer i ett Atmel DE2 FPGA utvecklingskort. Specifikt ska systemet användas till att korrigera ojämnheter i in-ear hörlurars frekvenssvar. Denna rapport är en beskrivning av systemets utformning och hur arbetet gick till väga.Resultatet blev ett väl fungerande system och ett antal förslag på förbättringar..

IEC 61508, ISO 26262, DO-254 och CENELEC EN 5012x är alla standarder för utveckling av säkerhetskritiska system. Dessa fyra är applicerbara på bilar upp till 3.5 ton (ISO 26262), flyg (DO-254), tåg (Cenelec EN 5012x) samt IEC 61508 vilket är en standard för flertalet industrigrenar.När ett säkerhetskritiskt system skall implementeras i en FPGA så kan problem uppstå. Detta för att en FPGA ibland räknas till hårdvara men utvecklingen följer samma mönster som mjukvaruutveckling. Detta examensarbetes huvuduppgift är att klargöra hur de olika standarderna ser på FPGA utveckling samt verifiering med hjälp av utökad funktionell verifiering.Uppsatsen är uppdelad i två delar. Den första delen behandlar de säkerhetskritiska standarderna.

Detta examensarbete har som syfte att konstruera en prototyp av en testsändare inom Sbandet,2.2 ? 2.4 GHz. Arbetet innefattar konstruktion och utveckling av hårdvara och kodför testsändaren, samt tester och optimering av den framtagna prototypen.Koden designades för en FPGA i Quartus II med VHDL. I FPGA:n hanteraskommunikationen mellan användaren och hårdvaran. Designen av mönsterkortet gjordes iprogrammet Altium Designer.

The remotely operated underwater vehicles that the client develops have needs of different kinds of data channels. In order to minimize the need of physical cable between the control unit and a ROV, a multiplex protocol has been developed. The protocol has been designed with the aim of using the bandwidth of the transferring link as efficient as possible.The different kinds of data channels used during this thesis project is; RS232, RS485 and CAN. ROM and FIFO-memories have been used to be able to effectively manage the different data channels. All the reading and sending of these channels have been implemented in FPGA-technology, the coding is made generic so that it will be easier to add more channels to the system in the future.The multiplex protocol is a modified version of the method STDM and it is a proprietary protocol.

The development in electronics increases the demand for good design methods and design tools in the field of electrical engeneering. To improve their design methods Ericsson Microwave Systems AB is interested in using computer tools to create a link between the specification and the implementation of a digital system in a FPGA. Xilinx System Generator for DSP is a tool for implementing a model of a digital signalprocessing algorithm in a Xilinx FPGA. To evaluate Xilinx System Generator two testcases has been designed. The testcases are selected to represent the FPGA designs made at Ericsson Microwave Systems.

This thesis work contains a litterature study about electrical motors in general and how PWM-patterns for brushless DC-motors can be made. A suitable method has been implemented as a simulation model in VHDL. A simulation model of a brushless DC-motor which describes the phasecurrents, torque and angular velocity has also been made. The motor model made simulations easier for the complete PWM-system. The design was synthesised and tested with a prototypeboard including a SPARTAN II FPGA.

In this report a system for Rapid Control Prototyping, RCP, is evaluated through animplementation of the motor control methods Field Oriented Control, FOC, and Space VectorPulse Width Modulation, SVPWM. The evaluation emphasizes on time-consumption andresource utilization on the used hardware and on usability for of software.A new mechatronic laboratory is under development at ABB Corporate Research in Västerås. Itwill be used for both mechanical and motion control design using existing and new hardware.The control structure in a traditional robot system will be interfaced to a rapid prototypingsystem which should allow easy changes to algorithms at different levels in the system.The system designated for this project comes from National Instruments and constitutesLabVIEW Real-time and FPGA module as the software tools. The hardware is a NI Single-Board RIO (Reconfigurable Input Output), sbRIO, development board including a Field-Programmable Gate Array, FPGA, from Xilinx and a microprocessor from FreescaleSemiconductor. Graphical programming is performed in the LabVIEW environment, andthrough Xilinx tools the LabVIEW FPGA code is compiled to VHDL code.A pre-study was carried out to clarify the concept of RCP and investigate different systems forRCP and their traits.

The purpose with the report is to show that it is possible to design a class-D amplifier, using a programmable FPGA mounted on a developing card from Xess and a H-bridge. The FPGA was programmed in VHDL which is the language the software from Xilinx use to implement a logical function into the FPGA The logical function corresponds to a modeling of the music signal and the modeling can be described as a comparator which compare the music signal with a triangle wave and as a out signal produce a pulse width modulated (PWM) signal. The report is also a review and evaluating of two different modulating technologies, AD- modeling and BD-modeling. A detailed part about how the H-bridge was designed and how it works. The result of this project is a working audio amplifier to a significant lower price than the products in todays market..

A new FPGA suitable for space applications has just reached the market. To investigate whether there are any possible flaws or limitations similar to those previously seen on FPGAs, an evaluation has to be done. This master thesis contains the evaluation of this new radhard FPGA with focus on possible design limitations and package related electrical phenomena.Areas evaluated: Ground-/VDD bounce, Cross talk, Rise time sensitivit, Power cycling, Power consumption, Place and route tool, Radiation hardnessThis report contains all steps in the evaluation. From method to measurements, comparisons, theory, results and conclusions. In the evaluation work, special effort has been made to develop designs that really stress the FPGA to find potential problems.