Syftet med högskoleavhandlingen var att konstruera en klass-D förstärkare för audio med en DDXi-2161 krets från Apogee. Förstärkaren har en digital stereoingång för I²S-format. Digitalisering av en analog audiosignal sker med codec-kretsen WM8731 från Wolfson. För att möjliggöra implementering av funktioner för digital signalbehandling av audiosignalen ingår en FPGA-krets från Altera i systemet. Gränssnitten mellan codec-kretsen och FPGA:n samt FPGA:n och klass-D förstärkaren är beskrivna med VHDL och implementerade i FPGA:n.

Uppgiften var att ta emot och avkoda en radiosignal för tidsangivelse, DCF77. Avkodaren implementerades i en FPGA-krets från Altera. Utvecklingen genomfördes i Quartus II-miljön med språket VHDL samt en alternativ lösning där mjuk processor användes. Både utvecklingsmiljön och språken var väl lämpade för uppgiften. Ett genomgående problem var dock radiomottagaren ofta levererade för svag signal för att kunna avkodas korrekt.

FPGA-kort är ett bra verktyg för företag som snabbt vill kunna ta fram en prototyp för nya projekt, då de är omprogrammeringsbara så att samma hårdvara kan användas för att göra prototyper till mänger av olika system. Ett vanligt programmeringsspråk för att programmera FPGA-kort är VHDL som är ett hårdvarunära språk. Som ett komplement till VHDL är det väldigt användbart att kunna köra något mer generellt programspråk som till exempel C. Detta går att lösa genom att man använder en NIOS2-kärna i FPGA-kretsen och överför kompilerad C-kod till den från en persondator.Denna rapport kommer att beskriva hur man på ett Altera DE2 FPGA-kort kan implementera olika lösningar för att använda externa gränssnitt till en NIOS2?kärna.

Målet med examensarbetet är att implementera en mjuk CPU i en FPGA-krets som finns tillgänglig på ett Altera DE2 Board. Denna mjuka processor integreras i ett projekt skapat i utvecklingsmiljön Quartus II. Den kommunicera med programmerad logik i FPGA:n och den signalbehandlar en audiosignal (stereo), så att ett eko kan genereras och att volym och balans blir justerbar. Detta styrs av ett tangentbord som kopplas till DE2-kortet och de olika förändringarna på utsignalen visas på en LCD..

Uppgiften var att ta emot och avkoda en radiosignal för tidsangivelse, DCF77. Avkodaren implementerades i en FPGA-krets från Altera. Utvecklingen genomfördes i Quartus II-miljön med språket VHDL samt en alternativ lösning där mjuk processor användes. Både utvecklingsmiljön och språken var väl lämpade för uppgiften. Ett genomgående problem var dock radiomottagaren ofta levererade för svag signal för att kunna avkodas korrekt.

Detta dokument beskriver hur man kan använda kameramodulen TRDB DC2 från Terasic tillsammans med ett utvecklingskort DE2 för Alteras FPGA-kretsar. Kamerabilder överförs från kameramodulen till en VGA-skärm. VGA-bilden har en upplösning på 640 x 480 pixlar och 10bitars upplösning på färgerna. Systemet presterar maximalt 15 bilder per sekund och det är själva bildsensorn som sätter den begränsningen, man kan bla ändra exponeringstid och frysa bilden om man så vill. Hela projektet är skrivet i VHDL och arbetet är gjort i Quartus 6.0 från Altera.

SEM AB utvecklar och tillverkar tändstyrenheter för förbränningsmotorer, bland annat naturgas- och biogasmotorer. Tändstyrenheterna styr själva tändförloppet när de får en triggsignal från motorstyrsystemet (ECU). På grund av att enheterna används tillsammans med flera olika motorstyrsystem måste de anpassas for olika signaltyper och cylinderantal. Anpassningar av både mjukvaran och hårdvaran måste göras och detta kräver tid och resurser för utvecklarna på SEM.Syftet med detta arbete är att utveckla ett ingångsinterface till tändstyrenheterna som möjliggör att de kan anpassas på ett enklare sätt. För att minimera antalet komponenter i tändstyrenheterna ska även funktioner som realiseras med diskreta komponenter, om möjligt, integreras i ingångsinterfacet.En lämplig programmerbar krets för detta ändamål har valts.